file fig99-2.gda
elems [1171]
vmap [([3,'',1.0],[0,0.0]),([0,'コンテンツ',1.000000],[989,9.052721]),([2,'',1.0],[0,0.0]),([1,'',1.0],[0,0.0])]
doc_set 2006

技術分野分野構造大項目中項目小項目重要課題支援技術歩留り向上技術計測技術半導体設計(SoC設計)設計コンテンツシステムレベル設計・検証設計(SoC設計)半導体シリコンインプリメンテーション技術テストDFTテスト・故障解析テスト環境欠陥検出・交渉解析技術歩留りモデルの構築測長技術・形状観察技術新材料の評価解析技術ばらつき評価技術システムドライバモジュール間通信技術マルチコア技術リコンフィギュラブルロジック高位モデリング技術合成・最適化技術検証技術性能・コスト見積り技術システム高付加価値化技術システム複合化対応低消費電力化設計製造性考慮設計(DFM,DFR,MASK)アナログ混載IPベース設計ライブラリ設計回路設計上位DFBISR故障診断故障モデル・不良モード解析標準準拠のテスト環境[注2]ここではITRSのリソグラフィで定義されているLWRを採用した。テスト環境の構築・整備故障モデル化技術多量解析技術自動修復技術システムレベルDFT技術、実動作テスト、実機状態テスト技術回路動作検証技術回路シミュレータモデリング技術ライブラリ作製技術IP再利用技術MixedSignal回路プロセスに起因する設計と製造の境界面の問題消費電力低減インプリメンテーション検証雑音・シグナルインテグリティ基本シリコンインプリメンテーション技術システムレベル低消費電力化技術、高信頼性化技術プロファイリング、アーキテクチャレベル性能見積り、SW性能見積り等価性検証、モデルチェック、HW/SW強調検証アーキテクチャ合成、動作合成、インタフェース合成、マルチプロセッサ対応システム仕様モデリング、トランザクションレベルモデリング再構築技術マルチコア対応設計手法、マルチコア対応OS、コンパイラ、プラットフォームベース設計高速通信・伝送技術、ワイアレス通信技術、オンチップ光伝送技術、NOC(NetworkonChip)、バスIPSoC・コンピュータ・ネットワーク・モバイル機器・情報家電機器・車載・ロボット・健康・医療・カード・タグ微細デバイスの統計的ばらつき計測歩留り信頼性保証のためのインライン・オフライン評価解析微細パターン・薄膜・高アスペクト比形状の高速で低価格な計測観察欠陥とデバイス性能・歩留の相関許容欠陥量・許容汚染量・許容ばらつき量の把握局所的微細不良解析デバイス性能に影響を与える欠陥サイズの微細化評価パラメータDRAMハーフピッチ(nm)→フラッシュメモリハーフピッチ(nm)→ロジックM1ハーフピッチ(nm)→パーティクル・欠陥サイズ(nm)ライン幅ラフネス(nm)[注2]ボイド・キラー欠陥検出(nm)検出感度・検出精度歩留りモデルゲートCD・コンタクトCD・ラインCD・マスクCD測定精度薄膜膜厚・ドーピング量・配線コンタクトビア形状測定精度物理的・電気的特性物理的・電気的特性搭載ゲート数再利用の割合(%)再利用オーバヘッドの比率(%)メモリサイズアナログ動作周波数通信速度バンド幅、互換性、消費電力PE(ProcessingEngine)性能、消費電力再構成時のオーバヘッド記述性、合成可能性、精度性能、コスト(ゲート数、面積等)精度、TAT精度、TAT機能、性能、TATSoC設計期間SoC設計生産性(106Tr/10λ年)設計TAT設計精度検証時間・精度平均電力、クロック周波数、電源電圧製造性、歩留まり、ポストファブリケーション設計精度合成、見積り、モデリング処理時間・精度処理時間・解析精度テスト時間、設計期間歩留、製造期間解析期間テスト品質言語、設計期間テストプログラム生成環境の整備STIL(IEEE1450)活用の枠組み整備高精度ディレイテスト生成、評価技術微細プロセス故障診断モデル化、故障診断技術メモリ自動修復技術設計制約検証、テスト容易性検証RTレベルDF表面ポテンシャルモデルノンクラシカルCMOS回路シミュレータモデル低消費電力向けライブラリSIモデル組込(検証)技術AnalogのIP化、シミュレーションの高速化/高精度化、Analog-DFポストファブリケーション(クロック調整)ばらつき、歩留まり考慮設計OPC考慮最適化、マクロ(領域)DRC、ブロック別DRC技術マルチ電源対応、リーク電流対応0.1W@450MHz,1高速チップ一括検証(タイミング、SI、DRC)クロストーク/EMI/電源ノイズ考慮データ管理、チームデザイン環境、SiP向け物理設計環境とのインターフェイス、Chip標準化ゲートレベルフロアプラン、タイミング・SI・信頼性考慮レイアウト、大規模対応低消費電力見積り、低消費電力自動設計、低消費電力IP技術、同期/非同期、SOI対応RTL見積り、システムレベル設計との統合伝送線路解析階層的検証(タイミング、SI、信頼性、製造性)RTL、ゲート、トランジスタ混在検証0.1W@900MHz,0.0.1W@600MHz,0.ダイナミックパワー対応OPC考慮レイアウト、形状DRC、CMPシミュレーション考慮DRC技術統計的設計手法ポストファブリケーション(電圧調整、温度調整、周波数調整)アナログ回路の自動設計、パッケージとの一体設計IP合成、性能・コスト見積り、IPマスタースライス技術ばらつき変動考慮(統計的設計手法対応)モデル、高速ライブラリ作成量子効果対応ばらつき考慮(統計的手法)対応動作レベルDFオンラインテスト(機能異常自動検出、デバック情報出力)論理回路自動修復技術物理解析連動診断技術歩留まり解析技術の確立(シグナチャ解析、Wafer一括バッチ処理)パラトメリック不良のテスト手法確立テストプログラム開発フローの確立と検証HW/SW高信頼性化アーキテクチャレベル低消費電力化HW消費電力見積り速度見積り静的検証:Property/Assertion/デザイン検証、等価検証動的検証:超高速論理シミュレータ、組込みSW検証静的検証:FusionCoverage、高位等価性検証動的検証:アナデジ混載高速シミュレータ、マルチプロセッサ対応組込みSW検証システム(SoC)ロバスト化SW消費電力見積りサイズ見積りアーキテクチャ最適化、HW/SW最適分割、インタフェース合成システム仕様記述との融合、アプリ対応アプリ最適化回路生成技術自立、自己修復、進化型回路技術HW動作合成トランザクションレベル記述細粒度、粗粒度、混合粒度セルアレイ技術プラットフォームベース設計、コンテンツ協調開発、組込みソフトウェア、基本ソフトウェア(RTOS/コンパイラ)、マルチプロセッサベース設計手法212161133101796346322316オンチップバス制御技術オンチップネットワークプロトコル、オンチップネットワーク制御技術オンチップおよびチップ間光通信技術オンチップおよびチップ間ワイアレス通信技術高速シリアルインタフェース(PCIExpress、SPIx、他)20Gbps10Gbps5Gbps2.5Gbps2.5Gbps400MHz500MHz700MHz1GHz20mm2相当20mm2相当20mm2相当20mm2相当26Mbits60Mbits120Mbits240Mbits101515202040608088442212ばらつきTEG<2.7評価<2.4評価<2.1評価La系評価Hf系評価SiON系評価高アスペクト比計測ドーピング計測薄膜計測(各世代の要求精度を満たすための継続的革新)ArF+RETにおけるCD測定ArF+RETに+LFTおけるCD測定ArF液浸+RET+LFDにおけるCD測定許容欠陥量・汚染量・ばらつき量微細不良解析技術(インライン)歩留りモデル微細不良箇所の特定と不良分類(オフライン)6.5.4.4.3.3.2.0.1.1.1.1.1.2.1.2.2.40353228252318201614283236403228362528323640404545455052575159655768706478807690200520062007200820092010201120122013201411ヶ月11ヶ月12ヶ月12ヶ月12ヶ月12ヶ月3.4.5.7.10.24.